



# TSEP

Technical Software Engineering Plazotta

Innovation made measurable.

## Chronos V2.1

Zeitsynchrone Prozesse sind in allen Bereichen der Industrie und insbesondere in den Bereichen Produktion, Automatisierung und Messtechnik ein wesentliches Thema. Der IEEE 1588 Standard stellt ein Protokoll zur Verfügung, um die Zeitvorstellung unterschiedlicher Geräte über ein Ethernet-Netzwerk zu synchronisieren. Seit der Veröffentlichung des Standards im Jahr 2002 wurde Chronos kontinuierlich weiterentwickelt. Das TSEP Produkt Chronos unterstützt ab der Version 2.1 nun auch den neuen IEEE 1588-2019 Standard. Chronos ist auf verschiedenen Plattformen verfügbar (Windows/Linux/RTOSs) und unterstützt Intel Netzwerk-Chips (i210/i211 und i350). Zusätzlich enthält Chronos eine Vielzahl von Tools, wie Visualisierung des Zeit-Jitters, Synchronisieren der Systemzeit oder das Steuern und Konfigurieren der IEEE 1588 Topologie über Management Messages. Mit der Chronos 2.1 Version ist insbesondere eine neuartige Benutzung von virtuellen Boundary Clocks möglich, womit nun heterogene Systeme mit unterschiedlichen Transportkanälen realisiert werden können.

## IEEE 1588-2019 PTP Stack

### Highlights



Unterstützt IEEE 1588-2008 und 1588-2019



Unterstützt Windows, Linux und RTOS (IntervalZero/TenAsys)



Unterstützt Intel i210/i211 und i350



Unterstützt Ordinary, Boundary und Transparent Clocks



OneStep und TwoStep Synchronisierung



Management Node



Benutzerdefinierte Servo Algorithmen

### Performante und skalierbare Implementierung

Chronos ist die TSEP eigene Implementierung des IEEE 1588 Standards (PTP Stack), die ohne zusätzliche Software (Open Source, 3rd Party Software) realisiert ist. Ein besonderer Schwerpunkt des Stacks war die Interoperabilität und Nutzbarkeit des Stacks in einer vielfältigen Topologie. Somit stellt Chronos eine IEEE 1588 Softwareplattform dar, mit der unterschiedliche Betriebssystem und Netzwerkarchitekturen mit dem IEEE 1588 Standard benutzt werden können. Für zeitkritische Anwendungsfälle stehen Portierungen von Chronos auf Echtzeitbetriebssystemen, wie z. B. von IntervalZero und von TenAsys, zur Verfügung. Die Kombination aus der hohen Genauigkeit von Chronos und dem deterministischen Verhalten eines RTOSs garantiert, eine zeitsynchrone Verarbeitung von Ereignissen.

Hardwaretechnisch setzt Chronos auf IEEE 1588 unterstützende Netzwerkchips, die für den Consumer-Markt verfügbar sind, z. B. die Intel Netzwerkchip-Familien Intel I21x und I35x. TSEP, als Partner von Intel, hat Zugang zu den Intel Netzwerktreibern und konnte diese für Chronos entsprechend adaptieren.

Getestet und validiert wird Chronos auf internen Referenzsystemen und muss für die unterschiedlichen Kombinationen aus OS und Netzwerk-Chips die Performance, die als 24/7 Applikation, notwendig sind, seine Stabilität nachweisen.

# Servo Algorithmus

## Allgemein

Typischerweise werden Uhren über einen Taktzähler implementiert, die Regelung erfolgt über eine Anpassung der Zählfrequenz und dessen Wert. Es ist technisch nicht möglich mit mehreren Oszillatoren identische und synchrone Frequenzen zu erzeugen. Diese Anpassung muss über einen komplexen Regelalgorithmus erfolgen.

IEEE 1588 versucht diese frei laufenden Uhren mithilfe eines definierten Protokolls zu synchronisieren. Die Topologie des Systems hat jedoch Einfluss auf die Kenngrößen des Systems und somit auf den Regelalgorithmus, somit kann IEEE 1588 keinen Standard einheitlichen Regelalgorithmus definieren.

## Default Servo Algorithmus

TSEP bietet einen Standard-Algorithmus zur Frequenzanpassung, der allgemein als Servo bezeichnet wird. Der Servo verwendet nur die ermittelte Zeitdifferenz zwischen Master und Slave (auch Offset genannt), um den Fehler in der Frequenz ihres Zählertaktes zu ermitteln. Diese Art von Algorithmus ist unabhängig von der verwendeten Hardware-Topologie und liefert brauchbare Ergebnisse.


## Kundenspezifische Servo-Algorithmen

Da jede IEEE 1588-Implementierung von der zu Grunde liegenden Hardware und Hardware-Topologie beeinflusst wird, kann es nicht „den allgemeinen Regelalgorithmus“ geben, und ein kundenspezifischer Servo-Algorithmus ist möglicherweise besser geeignet oder sogar erforderlich. Aus diesem Grund befindet sich der Servo-Algorithmus von Chronos in einer eigenen Bibliothek und so kann jeder Kunde mit einer Hilfe einer Interfaceklasse seinen eigenen Servo-Algorithmus ableiten. Darin kann man das Wissen über die verwendeten Hardware und der zu erwartenden Fehler aus der Netzwerktopologie in die Berechnung der Stellgrößen einfließen.

## Beispiel für Störquellen

Die Datenübertragung im Ethernet nach IEEE 802.3 ist nicht deterministisch, jeder Teilnehmer kann jederzeit auf das Netzwerk zugreifen (Aloha Prinzip). Dies kann dazu führen, dass Pakete später als angenommen übertragen werden. Für diese Art der Regelung und auch allgemein sind Algorithmen wie Kalman-Filter besonders geeignet, die sich speziell für das entsprechende Problem modellieren lassen.

Abb. 1: Verteilung der gemessenen Offsets in Nanosekunden während eines Langzeittests mit einem Referenzsystem.



## Nativer Boundary Clock Support

Da Boundary Clocks die Zeitvorstellung zwischen mindestens 2 internen Ordinary Clocks synchronisieren, muss bei reinen Software Lösungen mit nicht deterministischen Fehlern gerechnet werden. Um diese Zeiten zu minimieren, hat TSEP die bestehenden Intel Treiber so weit optimiert, dass diese Synchronisation innerhalb des Treibers vorgenommen wird. Hierdurch können betriebssystemspezifische Fehler minimiert werden.

Mit Hilfe dieses Ansatzes können auch virtuelle Boundary Clocks, die unterschiedliche Transport Layer verwenden, optimal synchronisieren. So lassen sich hochgenaue Boundary Clocks vor allen auf nicht echtzeitfähigen System realisieren. Durch den modularen Ansatz bei Chronos können auch selbstentwickelte Transport Layer diesen Mechanismus verwenden.

## Modulares Konzept

TSEP Chronos wurde aufgrund der vielfältigen Einsatzmöglichkeiten als modulares System entwickelt. Ziel war es Teile der Implementierung kundenspezifisch adaptieren zu können. Somit kann Chronos jederzeit und unkompliziert an die Kundenforderungen angepasst werden. Die Modifikationen können entweder direkt von Kunden durchgeführt werden oder die Adaption wird von TSEP bereitgestellt. Besonders der Servo Algorithmus muss an die Kundenanforderung und der Topologie angepasst werden, weshalb in Chronos ein kundenspezifischer Servo Algorithmus verwendet werden kann.

## PTP Profile

Jede externe Organisation kann ein IEEE 1588-konformes Profildokument für die Konfiguration einer PTP-Implementierung erstellen. Die Chronos Standardkonfiguration wird durch das PTP-Profil des LXI-Konsortiums vorgegeben. Zusätzlich kann Chronos für jedes andere PTP-Profil mit einer Json-Datei oder über die PTP-Management-Nachrichten konfiguriert werden. Diese Json-Datei enthält gerätespezifische Daten, mit den PTP-Profil-Konfigurationsparameter und zusätzliche Informationen, die vom PTP-Stack beim Initialisieren angewendet wird.

Wie im Standard definiert, ist ein „Best Master Clock Algorithm, BMCA“ in Chronos implementiert, jedoch kann dieser für Kunden adaptiert werden. Die Transportschicht für die Kommunikation kann ebenfalls kundenspezifischen Anforderungen angepasst werden. Zurzeit wird „Ptp over IPV4, IPV6 and Ethernet“ unterstützt. Um eine Zeitsynchronität im Sub-Nano Sekunden Bereich zu erreichen müssen die Zeitstempel in der Netzwerk Hardware erfolgen. Standardmäßig kann Chronos die Intel Netzwerkchips der Familie I21x und I35x unterstützen, es bestehen jedoch definierte Schnittstellen, so dass jegliche Hardware eingebunden werden kann.

```
"Restrictions":{
  "LogAnnounceInterval":{
    "Min":0,
    "Default":1,
    "Max":4
  },
  "LogSyncInterval":{
    "Min":-1,
    "Default":0,
    "Max":1
  },
}
```

Abb. 2: Ausschnitt aus einem PTP-Profil

## Zeitsynchrone Hardware Trigger

Einer der Anwendungsfälle für IEEE 1588 ist die Erzeugung von Trigger Events zur Steuerung von Aktionen und Prozessen. Die bestehenden Intel Netzwerk Chips stellen hierzu bis zu zwei Trigger Signale zur Verfügung. Die Möglichkeiten dieser Trigger-Signale sind jedoch stark beschränkt, es werden weder Laufzeiten im System noch die Möglichkeit von mehreren Trigger-Signale bereitgestellt. Deswegen hat TSEP einen IEEE 1588 Trigger Signal Multiplexer entwickelt, der zwischen 8 und 24 freiprogrammierbare Trigger-Signale bereitstellt. Dieser Multiplexer berücksichtigt unter anderem die Laufzeit innerhalb der Hardware und kann somit die Trigger-Signale entsprechend korrigieren. Es werden sowohl zyklische, als auch Single Shot Trigger unterstützt. Als Interface zur Programmierung steht die „IVI Trigger and Sync API“ zur Verfügung.



Abb. 3: TSEP Themis mit IEEE 1588 Trigger Multiplexer

## Management Node

TSEP Chronos unterstützt alle von IEEE 1588 Standard definierten Management Messages und kann als ein Management Node agieren. Somit können alle Instanzen in einer PTP Domain über diesen Mechanismus konfiguriert und aktuelle Performance Daten abgefragt werden.

Für die Verwaltungsnachrichten stehen sowohl konsolenbasierte Tools als auch Anwendungen mit einer grafischen Benutzeroberfläche zur Verfügung. Zukünftige Funktionen sollten diesen Mechanismus verwenden, um die vollständige Topologie und den Status einer Chronos-Instanz anzuzeigen und zu verwalten.

## Anwendungs Szenarien

### Automatisierung und Produktion

Eine typische Anwendung des IEEE 1588 PTP-Stacks liegt im Bereich der Automatisierung und Produktion. Einerseits ist für die Koordination von Maschinen in einem System ein präzises gemeinsames Zeitverständnis notwendig, um alle Maschinen möglichst synchron laufen zu lassen. Damit erhöht sich die Effizienz des Gesamtsystems und es reduziert sich der Verschleiss der Komponenten durch asynchrone Bewegungen. Ebenso ist bei der Prüfung und Validierung von Geräten eine synchronisierte gemeinsame Zeit vorteilhaft für die Reduzierung der Latenzzeit zwischen zwei sequentiellen Messungen. Letztendlich führt dies zu einer Reduzierung der Gesamtproduktionszeit pro Einheit und damit zu einer höheren Produktionsrate.

### Künftige Features

#### IEEE 1588-2019 Erweiterung

Große Diskussionspunkte im IEEE 1588 Standard gibt es zum Punkt Security. Hier wurde bereits im aktuellen Standard ein Vorschlag für die Realisierung eines Sicherheitskonzeptes aufgenommen. Die Diskussionen dauern zwar noch an, aber es ist geplant das 2021 eine Option für Chronos verfügbar sein wird, die eine entsprechende Lösung enthält.

#### Weitere Echtzeit Betriebssysteme

TSEP erweitert kontinuierlich die Palette der unterstützten Echtzeitbetriebssysteme (RTOS). Die Erfahrung mit der Integration unseres IEEE 1588 Stacks in verschiedene RTOS reduziert die Entwicklungszeit.

### Bestellinformationen

#### Binär Lizenzen

Bestellref.	Beschreibung
CH-XXX	Bereitstellungsgebühr + n Binär Lizenzen
CH-100	Bis zu 100 Binär Lizenzen
CH-500	Von 100 bis 500 Binär Lizenzen
CH 1000	Von 500 bis 1000 Binär Lizenzen

### Verteile Messsysteme

Alternativ kann ein IEEE 1588 PTP Stack eine entscheidende Komponente eines verteilten Messsystems sein. Hier ist die Synchronisation der internen Uhr jedes Gerätes ein Thema, da die Zeitinformation, wann genau ein gemessenes Ereignis eingetreten ist oder ausgelöst werden muss, von Bedeutung ist. Ist dieses System jedoch über eine große Entfernung verteilt, so reduzieren die Laufzeit der Triggersignale im Kabel und die driftende und schlechte Langzeitstabilität der internen Uhren der Endknoten die Genauigkeit der Information. Ein gemeinsames Zeitverständnis reduziert das weiße Rauschen und erhöht die Korrelation in den zeitgestempelten Daten.

#### Time Sensitive Networking (TSN)

Der TSN Standard stellt eine Bandbreitenregulierung für die Kommunikation über Ethernet zur Verfügung. Als Grundlage hierfür dient der IEEE 1588 Standard. Daher ist geplant Chronos in Richtung TSN weiterzuentwickeln, besonders in Bezug auf die unterstützen proprietären Echtzeitbetriebssysteme.

#### Allgemeine Lizenzen

Bestellref.	Beschreibung
CH-PRO	Binär Lizenzen + Support (3 Jahre)
CH-INT	Integration + CH-PRO
CH-SUP	Support + Update (jährlich)



# TSEP

Technical Software  
Engineering Plazotta

For more information visit [www.tsep.com](http://www.tsep.com) or contact us.

Technical Software Engineering Plazotta

Hopfenstr. 30  
85283 Wolnzach  
Deutschland

Tel: +49 8442 96240 0  
Fax: +49 8442 96240 99  
E-Mail: [info@tsep.com](mailto:info@tsep.com)